

Concise Explanation of JP 62-71032

Claim for Utility Model Application

A control system for a continuously variable transmission comprising:

speed change control target value determining means for determining a speed change control target value in accordance with a signal indicating a drive state of a vehicle;

speed change control actual value detecting means for detecting a speed change control actual value;

learning means for correcting a correction value or characteristic value stored in advance in accordance with the speed change control target value and the speed change control actual value;

storage means for storing the correction value or characteristic value corrected by the learning means;

correcting means for correcting the speed change control target value on the basis of the correction value or characteristic value stored in the storage means and outputting a speed change command signal; and

a speed change actuator for controlling speed change operation of the continuously variable transmission in accordance with the speed change command signal.

⑫ 公開実用新案公報(U)

昭62-71032

⑪ Int. Cl.⁴

識別記号

庁内整理番号

⑬ 公開 昭和62年(1987)5月6日

B 60 K 41/12
F 16 H 5/668108-3D
7331-3J

審査請求 未請求 (全3頁)

⑭ 考案の名称 無段変速機の制御装置

⑮ 実 願 昭60-162903

⑯ 出 願 昭60(1985)10月25日

⑰ 考 案 者 松 村 利 夫 横浜市神奈川区宝町二番地 日産自動車株式会社内
 ⑱ 考 案 者 押 上 勝 憲 横浜市神奈川区宝町二番地 日産自動車株式会社内
 ⑲ 出 願 人 日産自動車株式会社 横浜市神奈川区宝町2番地
 ⑳ 代 理 人 弁理士 宮内 利行

⑳ 実用新案登録請求の範囲

車両の運転状態を示す信号に応じて変速制御目標値を決定する変速制御目標値決定手段と、

変速制御実際値を検出する変速制御実際値検出手段と、

変速制御目標値及び変速制御実際値に応じて、あらかじめ記憶している補正值又は特性値を修正する学習手段と、

学習手段によって修正された補正值又は特性値を記憶する記憶手段と、

記憶手段に記憶された補正值又は特性値に基づいて変速制御目標値を補正して変速指令信号を発生する補正手段と、


変速指令信号に応じて無段変速機の変速動作を制御する変速アクチュエータと、
 を有する無段変速機の制御装置。

図面の簡単な説明


第1図は本考案の構成要素間の関係を示す図、第2図は本考案の第1実施例の無段変速機の制御装置を示す図、第3図は変速比と変速アクチュエータ位置との関係を示す図、第4図は制御装置の制御ルーチンを示す図、第5図は制御装置の学習ルーチンを示す図、第6図は制御装置の変速指令ルーチンを示す図、第7図は本考案の第2実施例の無段変速機の制御装置を示す図である。

10……目標変速比決定手段、12……補正手段、14……変速アクチュエータ、16……無段変速機、18……記憶手段、20……学習手段、22……実変速比決定手段、24……目標変速アクチュエータ位置決定手段、26……位置補正手段。


第1図



第2図




第3図




第4図

100 制御ルーチン




第5図

107 学習ルーチン



第6図

117 変速指令ルーチン



第7図

